中文异步fifo设计

Wesleyren

<P>
【文件名】:06414@52RD_中文异步fifo设计.zip
【格　式】:zip
【大　小】:476K
【简　介】:一、摘　　要
提出并实现了具有总线功能的异步FIFO ,即写入字宽和读出字宽不同的高速异步FIFO 设计。此FIFO 基于Altera 公
司的Stratix 系列FPGA 实现,达到了高于200Mhz 的工作频率,采用verilog 语言设计,通过对设计进行简单的修改,即可应
用于各种不同的系统的设计,给很多带宽不匹配的系统提供了一种简单的解决方案。
关键词: FPGA 　异步　FIFO 　格雷码　Verilog 　总线匹配</P>
<P>二、[摘要] 　介绍了一种新结构异步FIFO ( First In First Out)电路的实现方案,运用整体移位实现数据正确写入和输出,使用缓冲寄存器组存放移位产生的多余数据,适用于频率不成整数倍的异步时钟域之间的数据传输. 利用串联的D触发器作为同步器,避免产生亚稳态,实现异步信号的同步. 采用自顶向下、基于0118μm标准单元库的半定制ASIC (App lication Specific Integrated Circuit)流程对其进行设计:使用Verilog硬件描述语言,利用VCS及Modelsim进行时序和功能仿真、Synop sys DC完成逻辑综合、ApolloⅡ实现自动布局布线. 将该方案与传统的异步FIFO实现方案进行比较,面积大约缩小一半,工作速度提高约三分之一.
[关键词] 　异步FIFO,ASIC,整体移位,缓冲寄存器组

【目　录】:
一、1.引言
2.设计思想
3.模块设计
4.编译及仿真结果
5. 结论</P>
<P>二、1.引言</P>
<P>2.设计方法与流程</P>
<P>3.传统电路及局限性</P>
<P>4.新结构电路</P>
<P>5.设计与仿真结果</P>
<P>6.总结


</P>

Wesleyren

【文件名】:06414@52RD_异步FIFO的FPGA实现.rar
【格　式】:rar
【大　小】:65K
【简　介】:　摘　要: 本文提出了一种用FPGA 芯片实现异步F IFO 的方案, 重点强调了异步F IFO 握手信号FULL、EM PTY 的设计, 并用VHDL 语言给以实现。
关键词: 异步F IFO; FPGA;VHDL; FULL; EM PTY
【目　录】:
1　引　言
2　异步F IFO 的功能
3　异步F IFO 的FPGA 实现
4　结　论
5.结束语

jjy1234

xiexie