SystemVerilog语言简介

Richards · 发表于 2006-4-14 16:14:00

【文件名】:06414@52RD_SystemVerilog语言简介1(1).rar
【格　式】:rar
【大　小】:9K
【简　介】:SystemVerilog语言简介(一)
【目　录】:
1. 接口（Interface）
2. 全局声明和语句
3. 时间单位和精度
4. 抽象数据类型
5. 有符号和无符号限定符

Richards · 发表于 2006-4-14 16:17:00

【文件名】:06414@52RD_SystemVerilog语言简介2.rar
【格　式】:rar
【大　小】:8K
【简　介】:SystemVerilog语言简介(二)
【目　录】:
6. 用户定义的类型
7. 枚举类型
8. 结构体和联合体
9. 数组
10. 在为命名的块中声明
11. 常量
12. 可重定义的数据类型
13. 模块端口连接
14. 字母值

		自动登录	找回密码
密码			注册

[FPGA资料] SystemVerilog语言简介

本帖子中包含更多资源

本帖子中包含更多资源