vhdl资料大放送

sunnysue · 发表于 2006-4-13 13:53:00

【文件名】:06413@52RD_VHDL1.rar
【格　式】:rar
【大　小】:763K
【简　介】:摘要:以浮点加法器算法设计和结构映射为例,讨论了如何进行面象对象的ASIC的系统设计,并给出浮点加法器部分模块的VHDL描述.
关键词:加法器;算法;结构映射;进位链路;
【目　录】:
1.标准数据格式
2.浮点加法器的框图
3.算法设计和结构映射
4.结语

sunnysue · 发表于 2006-4-13 13:57:00

【文件名】:06413@52RD_VHDL2.rar
【格　式】:rar
【大　小】:562K
【简　介】:
【目　录】:

		自动登录	找回密码
密码			注册

[FPGA资料] vhdl资料大放送

本帖子中包含更多资源

本帖子中包含更多资源