峻少VHDL学习笔记整理

Lanceware

【文件名】:06411@52RD_综合中的metalogical value.rar
【格　式】:rar
【大　小】:72K
【简　介】:我刚刚开始学习VHDL四个月,算是一个初学者,学习之初,也曾经为学习哪种HDL苦恼,也曾经认为前端设计就是写代码,也曾经对着signal和variable彷徨,也曾经为什么时候用process这样的问题不知所措.我知道,我现在还是不能摆脱新手这个称谓,但是我知道,让自己摆脱菜鸟称谓的唯一途径除了自己努力,还要和别人交流,要多丢几次脸,还要被别人鄙视那么几次"你怎么连这个都不懂啊","回去看书吧".....

edacn是我看到的最好的讨论可编程逻辑器件论坛,上面有很多高手,也有很多和我一样的菜鸟.关键是,这里是一个丢脸的好场所.我知道看论坛永远成不了高手,但是大家的讨论可以给我开阔思路,使我认识到以前学习中的盲点.所以我想逐渐把我的学习笔记和心得整理出来,第一是想让和我一样的菜鸟们开阔一下思路,我想我在笔记中所整理的这些问题可能不止我一个人想到,哪怕只有一个人认为我的笔记有点用处，我也会继续整理下去。第二是希望这个帖子能引起高手的注意,能帮我,也帮助大家把里面的bug挑出来,欢迎各种讨论,各种鄙视.我会继续update直到Version Perfect.

我的笔记采取专题的形式,每次涉及一个专题.我尽量汇总一些经典书籍中对此类问题的表述,再加上自己的实验结果和贴图,还有自己的理解(这个可能就是出bug的地方).所以我希望能够得到大家的响应,给出你们对此类问题的心得,同时纠正我的错误.我会陆续把一些得到共识的问题陆续加入后续的version里面.

【目　录】:
1.Don't -Care
2.Unknown
3.结论
[UseMoney=1]

[/UseMoney]

johnnyfung

我觉得你这是一个好的方法,值得学习,希望你以后能写出一些高质量的读书笔记,支持

wutong

确实不错 希望大家多写些自己的学习心得

janken993

谢谢谢谢