找回密码
 注册
搜索
查看: 919|回复: 5

[FPGA资料] 定时器及定时器中断学习小例子

[复制链接]
发表于 2006-4-7 11:44:00 | 显示全部楼层 |阅读模式
【文件名】:0647@52RD_定时器.rar
【格 式】:rar
【大 小】:1K
【简 介】:[attach]aid[/attach]
这是我以前学习定时器时做的小例子
按照教材改的,希望对某些朋友有用
【目 录】:无目录


本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
发表于 2006-4-7 23:20:00 | 显示全部楼层
[em03][em03][em03]
点评回复

使用道具 举报

发表于 2006-4-25 22:39:00 | 显示全部楼层
[em03][em03][em03]
点评回复

使用道具 举报

发表于 2006-4-30 22:03:00 | 显示全部楼层
[em03][em07][em03]
点评回复

使用道具 举报

发表于 2006-4-30 22:08:00 | 显示全部楼层
[em07][em07][em07]
点评回复

使用道具 举报

发表于 2007-12-18 12:59:00 | 显示全部楼层
好东西,verilog的吗?[em01], 靠,上当了,以为是verilog或VHDL的例子![em03]
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-24 11:48 , Processed in 0.047741 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表