设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › 北大verilogHDL课件（很系统）
返回列表 发新帖回复
查看: 930|回复: 2

[FPGA资料] 北大verilogHDL课件（很系统）

[复制链接]
发表于 2006-4-6 22:17:00 | 显示全部楼层 |阅读模式
北大verilogHDL课件（很系统）
【文件名】:0646@52RD_200511211030173591.rar
【格　式】:rar
【大　小】:1549K
【简　介】:
【目　录】:




数字集成电路设计入门
--从HDL到版图
于敦山
                                  北大微电子学系

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

使用道具 举报

zhwang
发表于 2006-4-7 08:42:00 | 显示全部楼层
<P>强烈支持，谢谢！</P>
点评回复

使用道具 举报

cisse
发表于 2006-4-9 10:40:00 | 显示全部楼层
支持啊 希望能下来看看
点评回复

使用道具 举报

返回列表 发新帖 回复
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-6-26 08:45 , Processed in 0.049565 second(s), 18 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表