关于高通CDMA平台的灵敏度问题

awp666 · 发表于 2010-11-25 18:05:06

高通的单芯片方案6085，灵敏度总受屏蔽罩干扰。各位的项目灵敏度能做到多少啊？
元器件选型，Layout和软件方面有啥能改善的地方吗？

hanny · 发表于 2010-11-27 19:41:01

贴好点的吸波材料吧
至少能提高1db

shy_badboy · 发表于 2010-11-26 22:44:01

貌似我们公司单模的可以做到-108,-109;双模的最少在-107吧；在天线暗室就差点吧

bobzhao9988 · 发表于 2010-11-26 14:34:37

在射频出现的屏蔽罩的挡墙也需要挖掉0.3mm的高度，还有屏蔽罩的地孔一定要足够的多，以减少寄生电感电容。

MiracleJ · 发表于 2010-11-26 13:44:04

对了，再问一下楼主，降低TX功率对灵敏度有影响吗？我忘了我们当时是否有影响了，先确定是EBI1这儿的干扰。
还有，你们的layout有按照80-VC881-25来做吗？[em01]芯片的数字地和模拟地是否分割了？

redstar1986 · 发表于 2010-11-26 12:21:14

坐着楼等。。。

awp666 · 发表于 2010-11-26 10:22:48

以下是引用MiracleJ在2010-11-26 9:16:38的发言：
EBI1驱动能力，这个倒没有验证过，当时让软件给改来着，软件怕不稳定不肯改；
我记得EBI1有8级驱动能力，默认第4级，如果对DDR走线比较有信心的话，可以改成1级试一下；
有结果的话记得通知一下哈[em01]

恩，我们软件也是不肯改。有结果了一定通知

awp666 · 发表于 2010-11-26 10:22:15

以下是引用loko_zhouli在2010-11-26 9:04:03的发言：
？

是的,估计会有0.5DB的改善吧.可是试试吸波材料,或者在电路上想想办法

0.5dB啊，有些杯水车薪了。话说我们软件也是不愿意改。除了吸波材料，电路上有啥方法吗？

MiracleJ · 发表于 2010-11-26 09:16:38

EBI1驱动能力，这个倒没有验证过，当时让软件给改来着，软件怕不稳定不肯改；
我记得EBI1有8级驱动能力，默认第4级，如果对DDR走线比较有信心的话，可以改成1级试一下；
有结果的话记得通知一下哈[em01]

loko_zhouli · 发表于 2010-11-26 09:04:03

以下是引用awp666在2010-11-25 23:16:22的发言：
,

DDR的驱动能力？？能说的详细点吗？是指EBI吗？

是的,估计会有0.5DB的改善吧.可是试试吸波材料,或者在电路上想想办法

loko_zhouli · 发表于 2010-11-26 09:02:17

以下是引用awp666在2010-11-25 23:16:22的发言：
,

DDR的驱动能力？？能说的详细点吗？是指EBI吗？

awp666 · 发表于 2010-11-25 23:16:22

以下是引用loko_zhouli在2010-11-25 18:34:28的发言：
板测-108以上,在LNA前的几个器件对应的屏蔽罩上方挖掉,影响2DB左右,DDR的驱动能力可以减小点,

DDR的驱动能力？？能说的详细点吗？是指EBI吗？

awp666 · 发表于 2010-11-25 23:15:17

以下是引用MiracleJ在2010-11-25 18:07:16的发言：
有过同等经历的路过[em01]
将屏蔽罩接收Pin的投影区挖掉吧，没有办法。。[em07]

这种方法不适用于屏蔽罩上面紧贴着金属的项目啊。类似键盘板等电池等等的。

loko_zhouli · 发表于 2010-11-25 18:34:28

板测-108以上,在LNA前的几个器件对应的屏蔽罩上方挖掉,影响2DB左右,DDR的驱动能力可以减小点,

MiracleJ · 发表于 2010-11-25 18:07:16

有过同等经历的路过[em01]
将屏蔽罩接收Pin的投影区挖掉吧，没有办法。。[em07]

MiracleJ · 发表于 2010-12-1 09:27:26

EBI1驱动能力可以按照如下更改：
由于EBI1分为读和写操作，driver端不一样，读的时候memory是driver端，写的时候6085是driver端，所以最好两边的驱动能力分别降低验证；
1. QSC6085端的驱动能力参考80-VC881-1 Rev. G的page311；
2. memory端的驱动能力要根据你所用的芯片查spec了。

个人感觉由于系统工作大多时候是读操作，传输数据时的终端反射最强是在6085端，应该最容易影响RX，所以预估memory端的驱动能力影响会较大一些。
遗憾的是这些想法当时没有得到验证，软件部的兄弟死活不肯改代码，希望能在楼主这里得到验证[em01]

awp666 · 发表于 2010-11-30 23:22:07

以下是引用MiracleJ在2010-11-30 18:34:40的发言：
。
降低TX功率对灵敏度有影响吗？我忘了我们当时是否有影响了，先确定是EBI1这儿的干扰。
还有，你们的layout有按照80-VC881-25来做吗？芯片的数字地和模拟地是否分割了？

楼主没有回答偶的问题哟。前面提到过了。
如果layout没有按照SPEC要求，可以参照80-VC881-25进行优化。

呵呵，不好意思。降低TX对灵敏度没影响。Layout分割没做。有个问题：80-VC881-25里面的电源和地能完全照做吗？似乎有的很困难啊。

EBI1的干扰不好确定。而且软件也不知道怎么改

MiracleJ · 发表于 2010-11-30 18:34:40

以下是引用awp666在2010-11-30 18:12:33的发言：
又弄了几天，受项目的限制，贴不了好的吸波材料。话说厚的贴在RX上的确有效果。挖槽的方法是好用，但是前提要如高通文档那样分开器件才行。现在除了Layout和改EBI，没啥好方法了。

话说有人熟悉Layout和怎么改EBI吗？请教一下。

降低TX功率对灵敏度有影响吗？我忘了我们当时是否有影响了，先确定是EBI1这儿的干扰。
还有，你们的layout有按照80-VC881-25来做吗？芯片的数字地和模拟地是否分割了？

楼主没有回答偶的问题哟。前面提到过了。
如果layout没有按照SPEC要求，可以参照80-VC881-25进行优化。

awp666 · 发表于 2010-11-30 18:12:33

又弄了几天，受项目的限制，贴不了好的吸波材料。话说厚的贴在RX上的确有效果。挖槽的方法是好用，但是前提要如高通文档那样分开器件才行。现在除了Layout和改EBI，没啥好方法了。

话说有人熟悉Layout和怎么改EBI吗？虚心请教:)

awp666 · 发表于 2010-11-30 15:47:20

以下是引用shy_badboy在2010-11-26 22:44:01的发言：
貌似我们公司单模的可以做到-108,-109;双模的最少在-107吧；在天线暗室就差点吧

哦,是高通平台吗？仪器用的是CMU200???

		自动登录	找回密码
密码			注册

[讨论] 关于高通CDMA平台的灵敏度问题