ADF4350锁定时间问题

nationalss

我想问一下大家 频综芯片ADF4350的锁定时间如何测试  我们是通过读取muxout那个pin脚输出 digital lock detect信号时 的高电平 来读数  但是测试有的时候发现时间比较长 大概1000多us，而且显示锁定的pin脚连接的led灯 显示时亮时灭 不知是什么原因？大家有没有什么建议

spama

最近我也在用 4350。 感觉那个lock detect output 不是很可靠的。
有时候明显锁定了， ld 输出还是低。
查了下 手册， ld 输出条件是可以设定的。 好像是连续40个6ns 相位都不变化 然后才输出 ld信号吧。

3楼 回答是正解

darwin18

1 锁定是指输出频率偏移中心在“可接受的范围”。
2 一般的PLL芯片都自带“数字锁定检测”功能。但该功能将“可接受的范围”定义得比较大。所以在测试锁定时间时，一般不能做为锁定的依据。
3 不精确测试时，可以用示波器观察VCO调谐电压“变化时间”，这个时间可以初步估算成“可接受的范围”为1MHz；到100kHz，时间X2；到10kHz,时间X3；类推。（ADF4350记得加上VCO选得时间）
4 如果条件允许，可以购买：调制域分析仪、信号源分析仪等仪表进行测试。（声明：我不是卖仪表的）
5 使用鉴相器自做测试夹具也可以测试锁定时间，但夹具制作麻烦，这儿不做介绍。

xidian123

说明你们的PLL不算太稳。

memoo

现在ＡＤＦ4350小数模式下，最小锁定时间是多少？
发现在100多ＵＳ就小不了