关于几个基本概念

Geraldineger

【文件名】:06329@52RD_基本概念：线与逻辑、锁存器、缓冲器、建立时间、缓冲时间.rar
【格　式】:rar
【大　小】:15K
【简　介】:锁存器：输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。通常只有0 和1 两个值。典型的逻辑电路是D 触发器。
缓冲器：多用在总线上，提高驱动能力、隔离前后级，缓冲器多半有三态输出功能。
三态缓冲器就是典型的线与逻辑器件，可允许多个器件挂在一条总线上，当然OC 输出也可用在线与逻辑应用上。
OC 门，又称集电极开路（漏极开路）与非门门电路，Open Collector（Open Drain）。为什么引入OC 门？
实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路--OC 门来实现“线与逻辑”。OC 门主要用于3 个方面：实现与或非逻辑，用做电平转换，用做驱动器。由于OC 门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp 到电源VCC。OC 门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱
动电流考虑应当足够小。线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL 门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。在硬件上，可用OC 门或三态门（ST 门）来实现。用OC 门实现线与，应同时在输出端口应加一个上拉电阻。三态门（ST 门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC 门快，常用三态门作为输出缓冲器。
【目　录】:无目录