cadence将原理图打包时,update PCB 报错

sanders

在用cadence将原理图打包时,update PCB 报错,提示几个阻容"name is too long",还请路过的指点下

toplayout

很明显，是阻容的名字太长了，可能是封装名、Value，修改短一些。