1616bit并行乘法器设计

abelardbe

【文件名】:06328@52RD_1616bit并行乘法器设计.rar
【格　式】:rar
【大　小】:87K
【简　介】:关于，并行乘法器，各位可以在网上搜搜《基于可编程逻辑器件的高速乘法器ip设计》一文（不过本文有错误，不过不影响理解），我就是根据这篇文章写成构成并行乘法器的三个部分：部分积，华莱氏树，加法器。源程序也比较大，我也就挑这三个部分中的一些贴出来，我想这样也就足够了。如果各位网友，也想写的话，并且有困难的话，我将在能力范围之内提供帮助。
这个乘法器我采用了5级流水线，10k20lab占用70%（其实还可以更少），速度46M（EP1C3可以跑到150M）。
【目　录】:无目录