找回密码
 注册
搜索
查看: 914|回复: 1

[讨论] 弱弱的问: 学好verilog了就能设计IC了么?

[复制链接]
发表于 2006-3-28 16:15:00 | 显示全部楼层 |阅读模式
希望有经验的能够跟大家分享, 比如该怎么学IC设计, 以及将来的工作方面的要求?
发表于 2006-3-28 20:30:00 | 显示全部楼层
<P>学好verilog离设计IC还差远了。</P><P>简单的来说,要学数字电路设计,那么必须要懂数字电路的基本知识,懂CMOS器件的原理,如果还懂</P><P>数字信号处理的知识,还懂计算机体系结构的话那自然更好。</P><P>现在的ASIC设计,因为规模大,所以就开发出verilog这种硬件描述语言,方便设计人员进行设计。所以说verilog仅仅是</P><P>工具而已。用verilog设计好后,后面还有一个系列的流程要做。最后才能给foundry去留片。</P><P>所以,你如果还在念书的话好好去学基本知识,学算法。这些比硬件描述语言重要的多。</P>
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-6-26 06:49 , Processed in 0.053226 second(s), 18 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表