谁了解PLL相位噪声恶化是怎么计算出来的?

xiaomao021 · 发表于 2010-1-12 20:00:41

输入参考时钟f0,通过PLL输出频率f1,相位噪声恶化为何是20log(f1/f0)dB?[em01]

chenliyuan · 发表于 2010-1-27 11:47:05

是已功率为单位计算的吧！！

shikaiylr · 发表于 2011-9-26 16:22:03

dbm好像是吧？

hezhongwei023 · 发表于 2011-9-26 20:29:58

频率和相位是相关联的
频率的变化引起相位的变化

通过PLL后 f0 变成 f1, 所以相位噪声是 PN =20Log(f1/f0)单位是dB

assemble · 发表于 2012-3-8 11:37:54

相位噪声是电压的概念，所以是20lg（fo/fi）,而且相位噪声是单边带的，相对于载波而言的，所以单位应该是dBc，当倍频是相位噪声恶化，分频是相位噪声是优化的

tiananhang · 发表于 2012-6-25 23:20:38

以下是引用assemble在2012-3-8 11:37:54的发言：
相位噪声是电压的概念，所以是20lg（fo/fi）,而且相位噪声是单边带的，相对于载波而言的，所以单位应该是dBc，当倍频是相位噪声恶化，分频是相位噪声是优化的

频率和相位是相关联的
频率的变化引起相位的变化

学习学习

		自动登录	找回密码
密码			注册

[讨论] 谁了解PLL相位噪声恶化是怎么计算出来的?