关于锁相环的近端相噪和远端相噪

saulbit

经过坛子里各位高手的指点，锁相环终于锁定了。可是2.6GHz~4GHz每100MHz步进，在测量相噪的过程中发现近端1KHz,10KHz,和远端1MHz处的相噪没有太大的区别，都是在-90~-105dBc附近晃动。我觉得这是环路带宽太宽了。可是请问大家锁相环的相噪（积分）总和是不是固定的？如果1KHz处的相噪有改善,那么10KHz和1MHz处的相噪是不是一定会恶化？我的鉴相频率是20MHz,环路带宽是按照1MHz设计的（实际上是多少我确实不清楚，但大多数相噪都没有明显的变化，可见是大于1MHz的）。
我尝试将环路带宽缩小，但是发现1MHz处的相噪竟然会比10KHz处的相噪大很多，所以请各位高手指点一下怎么才能实现1KHz,10KHz,1MHz处 的相噪10dB/dec改善。
还有我现在的参考杂散有50dBc，我发现别人做的环路根本没有这个参考杂散（肯定有，但是被消除了），这种技术怎么实现的？请各位高手指点。

saulbit

自己顶一下，呵呵

slg232511

PLL的相位噪声如果近端来说，是由参考时钟（钟源）决定的，远端基本上是由VCO的相噪决定的，远近主要取决于你选择的PLL的环路带宽。
杂散和相位噪声也需要你的电源处理好。

zj198528

如何检测PLL电路的工作情况
本文来自：我爱研发网(52RD.com) - R&D大本营
详细出处：http://www.52rd.com/bbs/Post.asp?Action=re&BoardID=26&ID=174195&Star=1&Page=1

serviceroom

kan kan kan

cgshell

2.6~4G算是宽带锁相，如果是一只VCO实现的话，由于VCO的调节带宽宽，远端噪声差，采用较高的鉴相频率时使得环路带宽较宽。由于VCO调谐的非线性使得环路参数在高低频时变化较大，如果要求都锁上，通常表现在高频点带宽偏窄，而低频段带宽偏宽，这样在低频段可能会出现较高的远端噪声，就像两个翅膀。因此需要采取一些办法来扩展环路的适应能力，见过采用多环路切换的，就是通过开关分段选择不同参数的环路已满足指标要求，这种方式其电路较为复杂和占地盘。我在4~8G和9.6~19.2G的宽带锁相中尝试过一种带宽补偿方式，较为方便的解决这个问题，但由于没有研发费用，搞得还不透彻。不知现在仁兄在这个问题的处理上有何高见？

saulbit

感谢你的回复，这个问题我们也没有很好的解决，因为我们最终的指标要求较高。但是根据楼上的问题，对于宽带VCO，锁定一般都不是问题，只是需要环路带宽放的较宽一些（200kHz，比如），如果鉴相频率比较高（比如50MHz），确实可以实现全频段锁定的，只是100kHz，1MHz处的相噪可能有些难看。一句话，看应用，如果要求不高，怎么都可以的。我有个同事做了一个200MHz~6GHz的锁相源，用几个不同的VCO来拼，环路前两阶公用，也能锁定，就是有些点的相噪差一些。
另外，十三所的一位工程师告诉我，他们有多频段的VCO，已经集成到一个片子里了，通过TTL逻辑选择。国产微电子虽然不怎么样，但是VCO应该已经可以自己规模生产了。