Aldec中调用XIlinxCore设计DCM存在的问题及解决方案

janeyniss · 发表于 2006-3-21 10:02:00

【文件名】:06321@52RD_在Aldec中调用XilinxIPCore设计DCM时存在的问题及解决方法.doc
【格　式】:doc
【大　小】:112K
【简　介】:
在某大型设计中，为了使时钟达到最小的延时和抖动，我们采用全局时钟资源驱动设计的主时钟，为此，调用Xilinx_CoreGenerator设计DCM(Digital Clock Manager)。

【目　录】:
1.问题的提出
2.问题的分析与解决
3.总结

benny_lan · 发表于 2006-9-9 15:55:00

DCM COMPONENT中需要指定输入时钟信号的周期，如果信号是40MHZ,
CLKIN_PERIOD => 25.000000
如果输入信号抖动过大是不是会导致DCM不工作？

Outwoods · 发表于 2007-4-3 15:48:00

有花银子,真经不起花[em04]

cqm239 · 发表于 2007-5-22 17:20:00

[em11]

		自动登录	找回密码
密码			注册

[FPGA资料] Aldec中调用XIlinxCore设计DCM存在的问题及解决方案

本帖子中包含更多资源

DCM WORK