DC constraint and timing

applecinu

　　【文件名】:09928@52RD_ConstraintsandTiming.pdf

　　【格式】:pdf

　　【大小】:2779K

　　【简介】:

　　【目录】:

　　

　　

　　 [/QUOTE][/QUOTE]

create_clock -period 100       [get_ports Pclk]
create_clock -period 100/8  -name pclkx8  [get_pins BUF2X2/Y]
create_clock -period 10  [get_ports Sclk]
create_generated_clock -name clk_div2 -divide_by 2 -source [get_attribute [get_ports Sclk] sources]  [get_pins DIV/clk_div2]
create_generated_clock -name clk_div4 -divide_by 4 -source [get_attribute [get_ports Sclk] sources]   [get_pins DIV/clk_div4]
create_generated_clock -name clk_div8 -divide_by 8  -source [get_attribute [get_ports Sclk] sources]   [get_pins DIV/clk_div8]
create_generated_clock -name Sclk1_l -comb -add -source [get_attribute [get_clocks pclkx8] sources] -master_clock pclkx8 [get_pins MUX1/Sclk1]
create_generated_clock -name Sclk1_h -comb -add -source [get_attribute [get_clocks clk_div2] sources] -master_clock clk_div2 [get_pins MUX1/Sclk1]
set_clock_group -logical -group clk_div2 -group pclkx8
create_generated_clock -name Sclk2_l -comb  -add -source [get_attribute [get_clocks clk_div8] sources] -master_clock clk_div8  [get_pins MUX1/Sclk2]
create_generated_clock -name Sclk2_h -comb  -add -source [get_attribute [get_ports Sclk] sources] -master_clock Sclk [get_pins MUX1/Sclk2]

lengsen

关键还是在于自身水平，技术高手的话工资不是问题~
, 不买你的~

yonklee

东西还是不错的，顶