找回密码
 注册
搜索
查看: 908|回复: 0

[FPGA资料] 请教高手:用CPLD和FPGA分别做乘法器的问题

[复制链接]
发表于 2009-9-24 13:18:48 | 显示全部楼层 |阅读模式
我做了一个16bit乘16bit的乘法器,在QII环境下编译后发现,在选用fpga和cpld器件时所用的逻辑单元数相差很多,fpga所用的逻辑单元数要比cpld所用的逻辑单元数少很多!

那位高手抽空给说明原因,谢谢!
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-23 22:33 , Processed in 0.046149 second(s), 16 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表