PCB 布线百问

tulw · 发表于 2009-6-21 00:23:26

PCB设计技巧百问
如何避免高频干扰？
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。

在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。

接收端差分线对之间可否加一匹配电阻？
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。

。。。。。。
好东东啊。好好学习天天向上。

【文件名】:09621@52RD_PCB设计疑难问题详解.doc
【格　式】:doc
【大　小】:245K
【简　介】:
【目　录】:PCB设计技巧百问
如何避免高频干扰？
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。

在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。

接收端差分线对之间可否加一匹配电阻？
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。
本文来自：我爱研发网(52RD.com) 详细出处：http://52rd.com/bbs/post.asp?action=new&boardid=59

ocelot · 发表于 2009-6-22 13:12:39

讲的太泛泛了

tulw · 发表于 2009-6-26 13:16:36

[em11][em10] 抛砖引玉而已。

429818242 · 发表于 2009-9-9 15:36:56

就是，就知道忽悠别人的钱

may_mh · 发表于 2009-9-11 14:38:08

[em08]

zhaoz123 · 发表于 2009-9-18 20:47:00

支持，支持啊, 又没得钱了怎么办

zhaoz123 · 发表于 2009-9-18 20:47:48

怎么没有钱了了

richardhu · 发表于 2009-9-21 07:30:53

支持，支持

hd0987 · 发表于 2009-9-24 15:36:00

看了大家的回复，确定不看了，再找找。

study2009 · 发表于 2009-9-25 09:15:43

[em02][em03][em04]

ZZF414625686 · 发表于 2009-11-16 16:56:46

[em07]不要轻易上路

beijing007016 · 发表于 2009-11-18 11:48:42

我來看看怎樣？呵呵

xiaoyang_ups · 发表于 2010-6-23 20:22:04

那我就暂时不下了

Eddy_zh · 发表于 2010-6-25 15:08:20

实在是无语啊1！！

买下来没有东西！！！！！！！！！！！1

zlkmlf · 发表于 2010-6-29 15:59:55

看来我不用买了。。。

mlzhouzc · 发表于 2010-7-6 12:23:09

[em01]好东东呀

		自动登录	找回密码
密码			注册

[资料] PCB 布线百问