找回密码
 注册
搜索
查看: 4821|回复: 35

[讨论] 如何降低PA的记忆效应?

[复制链接]
发表于 2009-6-7 00:41:10 | 显示全部楼层 |阅读模式
我们搞了一个PA,由于记忆效应严重,与dpd配合不好,请问有哪位大侠知道,如何降低记忆效应吗?如果有可以明显改善的方法就好了。呵呵[em02]
发表于 2009-6-7 18:02:55 | 显示全部楼层
layout 贴出来看看潵, 什么器件?
点评回复

使用道具 举报

 楼主| 发表于 2009-6-7 18:57:55 | 显示全部楼层
layout 在公司里,不能拿出来。器件是mrf19205
点评回复

使用道具 举报

发表于 2009-6-7 22:34:32 | 显示全部楼层
记忆效应?什么表现?[em13]
点评回复

使用道具 举报

发表于 2009-6-8 12:40:19 | 显示全部楼层
你怎么能确定是因为PA记忆效应导致DPD系统效果不好呢?很多因素都会导致效果不好,比较典型的如通道增益平坦度,工作点,ADC失真。
我觉得如果都没问题的话,是DPD算法来适应记忆效应,而不是PA自己去调整。

记忆效应是带宽的产物,频带宽了都会有的,PA匹配调整得很有限。实际上你是不太可能用常规的办法测出来记忆效应的,你从仪器看到的只是记忆效应落在实轴上的那部分映射罢了,而实际上记忆效应是个矢量。
点评回复

使用道具 举报

 楼主| 发表于 2009-6-8 21:19:53 | 显示全部楼层
楼上说的有道理,通过PA调整是有限,但是也是需要到达一定程度才能让dpd去run。你说工作点和ADC导致的情况是怎么样的呢? 能详细点讲吗?洗耳恭听!!
点评回复

使用道具 举报

发表于 2009-6-9 09:14:46 | 显示全部楼层
能仔细说说记忆效应吗? 是说PA的输出信号相对输入信号由延迟 就是输出记忆了前一刻得输入信号 ?
点评回复

使用道具 举报

发表于 2009-6-9 09:35:13 | 显示全部楼层
PA的记忆效应的确是非常恶心啊[em04]我设计的一个功放也是被记忆效应给卡住了不知道怎么弄才好[em03]
点评回复

使用道具 举报

发表于 2009-6-9 11:40:51 | 显示全部楼层
。。。。。 谁给介绍下记忆效应是什么意思啊 我没做过PA 也不知道这是个什么样的问题 楼上的能说明下吗?
点评回复

使用道具 举报

发表于 2009-6-9 13:25:52 | 显示全部楼层
我理解的记忆效应并不是延迟那么简单,这个也不好给个权威的描述,具体还是看看书本上是怎么说的吧。
我只说我自己理解的,对不对的,你们自己去判别吧。
我觉得记忆效应有两种,一种是阻抗随频率变化引起的,另一种是由管子温度变化引起的。它们的直观反应在,IM产物的不对称。

在说下DPD为什么对记忆效应敏感,这主要是由于,DPD算法有没有把这个PA模型考虑成带记忆效应的模型。如果没有考虑的话,那么按照一个无记忆效应的PA模型去计算的话,永远不会有收敛的结果,或者结果很差。不同的算法对记忆效应敏感点也是不一样的,不好说对哪种带宽的效应敏感。

我只想抛砖引玉,不可能说得很具体。总的思路就是,你要站在别人角度考虑这个问题,而不是只从PA本身。试想一下,如果DPD拿到的数字信号,不能完美的复现PA的输出信号,那再好的PA设计也没有意义。
点评回复

使用道具 举报

 楼主| 发表于 2009-6-11 23:23:08 | 显示全部楼层
LS看来是个高手哦。你说的第一种是电学记忆效应,第二种是热学记忆效应。目前主要关注第一种吧。
除了IMD不对称外,还表现为VBW的不平坦。
DPD确实需要跟pa配合。但如果dpd对别的pa好用,但对你的pa不好用,那就说明自己pa 的问题了哈~~
LS有没有具体的办法解决呢?[em02]
点评回复

使用道具 举报

发表于 2009-6-12 11:05:52 | 显示全部楼层
你确定吗,对别的PA好用,同样的收发通道,同样的管子,同样的功率工作点?
点评回复

使用道具 举报

发表于 2009-6-12 22:07:17 | 显示全部楼层
顶一个,
学习中。
点评回复

使用道具 举报

发表于 2009-6-14 16:10:25 | 显示全部楼层
学习中。。。[em01][em01][em01]
点评回复

使用道具 举报

发表于 2009-6-16 10:29:44 | 显示全部楼层
阻抗随频率变化引起的 ??

不好意思 还不是很明白 任何器件都是有其频率响应的啊 阻抗肯定都是随频率变化的 我是学通信的 但是没发现有这个概念 谁能帮忙再详细说明下吗 比如现象 原因 等
点评回复

使用道具 举报

发表于 2009-6-16 15:39:19 | 显示全部楼层
非线性的表现,即相位失真和幅度失真!
点评回复

使用道具 举报

 楼主| 发表于 2009-6-18 22:23:32 | 显示全部楼层
jupitorcuu 能够提供一些办法吗?如何解决。当然也需要dpd的配合。但功放这块drain和gate的电容的排列和容值该如何选择呢
点评回复

使用道具 举报

发表于 2009-6-19 11:20:50 | 显示全部楼层
学习中。。。。
点评回复

使用道具 举报

发表于 2009-6-19 11:35:16 | 显示全部楼层
看到PA的记忆效应,我也很好奇,第一次看到这个名词。所以去网上查了一下:(下面内容转http://www.21ic.com/app/analog/200903/33688_2.htm)

军用集群系统降低功放记忆效应的实现时间:2009-03-17 15:22:45 来源:EDN china 作者: 功率放大器记忆效应产生原因及影响

  功率放大器非线性特性产生的失真分量不恒定,例如三阶或五阶交调的幅度、相位会随输入信号幅度和带宽的变化而改变。这种失真分量依赖于输入信号幅度、带宽的现象通常称之为功率放大器的记忆效应。

  轻微的记忆效应本身对功率放大器的线性度并无严重影响。即在双音频测试中,随着音频间隔的增加,如果放大器三阶交调分量的相位旋转不超过10o,且幅度起伏不大于0.5dB,此时功放的记忆效应不会明显影响邻近信道功率比,可以不予考虑。然而,当功率放大器的上下边带的ACPR(an adjacent channel Power ratio,相邻信道功率比)出现较大不对称现象时,即使三阶、五阶交调分量的相位和幅度失真很小,也不能忽略记忆效应对放大器的影响。

  减弱功放记忆效应的基本思路

  功放记忆效应使射频预失真线性化功率放大器的效果有很大退化,为增强射频预失真线性化功率放大器的稳定性和可靠性,需对所设计的功率放大器进行减弱记忆效应的相关处理。

  降低记忆效应的基本想法是:通过附加电路滤除由包络和二次谐波控制的三阶交调分量。最简便的方法是在四分之一波长传输线后面的偏置线上,添加辅助电路使包络信号和二次谐波短路,但由于传输线的离散作用,使得这种方法难以实现宽带短路。因此,短路电路网络应当直接加在紧靠栅极和漏极的地方,而不必经过四分之一波长传输线才短路。短路网络可使用LC串联电路实现。

  采用附加电路法减弱功放记忆效应分析

  使用附加电路滤除由包络和二次谐波控制的三阶交调分量,对减小功率放大器的记忆效应是有效的,现分析如下:

  假设信号的中心频率为f_{0}、带宽为f_{U}-f_{L},并带有二次谐波和包络分量。它的频谱如图1所示。

                     

  信号的中心频率可表示为

f_{0}=\frac{f_{U}+f_{L}}{2}≈\sqrt{f_{U}f_{L}} (1)

  晶体管的一种理想输出端口匹配电路拓扑如图2。

              

  输入端口的匹配电路拓扑同样采用上面的结构。图中包括滤除二次谐波和包络的LC谐振回路和基波的最优匹配电路。为了使滤除二次谐波的LC谐振回路对二次谐波2f_{U}和2f_{L}具有相同的阻抗,则L2与C2组成的谐振回路须在频率2\sqrt{ω_{U}ω_{L}}处振荡,即

L_{2}C_{2}=1/(4ω_{U}ω_{L})≈1/(2ω_{0})^{2} (2)

  假设滤除包络的LC谐振回路和基波匹配电路的阻抗在二次谐波频率处非常大,则输出负载阻抗Z_{L},_{ext}(2f_{U})和 Z_{L},_{ext}(2f_{L})是共轭的,它们的模为∣Z_{L,ext}(2f_{U})∣=∣Z_{L,ext}(2f_{L})∣=4πL_{2}(f_{U}-f_{L}) (3)

  显然,Z_{L,ext}(2f_{U})和Z_{L,ext}(2f_{L})与电感L2和信号带宽有关。

  为了将包络信号短路,须使用一个大电容Cg。同样地,假设滤除二次谐波的LC回路和基波匹配电路在信号带宽频率处的阻抗非常大,则Z_{L,ext}(f_{U}-f_{L})的模可表示为

∣Z_{L,ext}(f_{U}-f_{L})∣=2πL_{e}(f_{U}-f_{L}) (4)

  若电感L2与Le的值相同,那么阻抗Z_{L,ext}(f_{U}-f_{L})将是Z_{L,ext}(2f_{U})的二分之一。最后,需要匹配的优化基波阻抗为

jX_{opt}(ω)=[jωL_{2}+1/(jωC_{2})]// jωL_{e}// jωC_{ds} (5)

  其中ω_{L}≤ω≤ω_{U},如果滤除二次谐波和包络的LC谐振回路在基波频率处的阻抗非常小,则在实际中难以将这个优化基波阻抗匹配到实际的负载阻抗,故匹配的难度将限制L2、Le和C2的取值。根据要求,可以得到滤除二次谐波和包络的LC谐振回路的最小阻抗值。因此,在设计短路网络的时候,应注意使滤除二次谐波和包络的LC谐振回路在基波频率处的阻抗要大于这个最小值。

  某军用集群系统基站降低功放记忆效应的实现

  军用集群系统所用的频率范围一般为400~420MHz,其基站的功率放大器通常使用封装后的晶体管,故实际中不得不考虑封装引脚的电感效应。当和外部匹配电路配合使用时,封装引脚的寄生电感具有改善晶体管的稳定性、增加有用带宽的优点。以MRF5P21180HR6 LDMOSFET为例,这种晶体管由两个90W的功率单元构成,能达到180W的功率峰值。封装后单个功率单元的等效电路如图3所示。

                           

  在包络这种低频下,小电容的阻抗非常大,并联结构中可忽略不计。则针对包络分量的阻抗和频率ω、Lg1、Lg2和Ld2有关系,并可求出阻抗Z_{S,ext}(f_{U}-f_{L})和Z_{l,ext}(f_{U}-f_{L})的表达式:


∣Z_{S,ext}(f_{U}-f_{L})∣=2π(L_{g1}+L_{g2}+L_{e})(f_{U}-f_{L}) (6)

∣Z_{S,ext}(f_{U}-f_{L})∣=2π(L_{d2}+L_{e})(f_{U}-f_{L}) (7)

  另一方面,对于二次谐波分量,栅极和漏极外相应的阻抗Z'_{S,ext}(ω=2ω_{1}≈2ω_{2})和Z'_{L,ext}(ω=2ω_{1}≈2ω_{2})的表达式为,

Z'_{S,ext}(ω=2ω_{1}≈2ω_{2})=-﹛1/jωC_{pad}/2)//[jωL_{g2}+ (jωL_{g1}//1/jωC_{g,mos})]﹜(8)

Z'_{L,ext}(ω=2ω_{1}≈2ω_{2})=?[1/(jωC_{pad}/2)//jωL_{d2} (9)

  等式(8)、(9)很容易用包含串联LC谐振回路的匹配电路实现,这是因为二次谐波分量的相对带宽要比包络分量的相对带宽窄得多,故滤除包络分量比滤除二次谐波分量的难度更大。因此,包络分量对记忆效应的作用要比二次谐波分量更大。在实际应用中,由于包络分量对功率放大器的记忆效应起主要作用,故一般只对滤除包络分量的辅助电路进行优化,高频下可用某些寄生参数较强的大电容(如钽电容)来代替滤除包络分量的串联LeCe谐振回路。
点评回复

使用道具 举报

发表于 2009-6-19 23:49:01 | 显示全部楼层
[em01] 问一下楼主是哪家公司的?
9205的话,可以问一下Di song他们了。

不过,听说9205做的Doherty 比较容易自激。自己注意下了。
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-16 06:31 , Processed in 0.050089 second(s), 16 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表