如何用一个晶振给多个锁相环当参考源？

lxb97409 · 发表于 2009-3-18 09:40:34

现在想用一个晶振给四个锁相环当参考源，其中两路上还要加上低通滤波。不知道大家有没有好的方案可以推荐一下，或者帮忙分析一下可能存在的问题，谢谢！

lxb97409 · 发表于 2009-3-18 09:44:31

再问一个哈，用运放搭射随电路如何？

xidian123 · 发表于 2009-3-18 14:17:35

去ADI找时钟分配的IC。。

darwin18 · 发表于 2009-3-18 22:52:40

直接接在一起就可以了。
要怕有干扰的话，中间串个电阻。

用运放后，有可能会降低参考的相位噪声，而且成本高，不很推荐。[br]+3 RD币

hecfen · 发表于 2009-3-19 09:03:22

晶振的输出阻抗是多少？如果高阻，直接带四路可能带不起来。需要用一个射随进行阻抗变换。但不建议用运放，会恶化噪声。
如果是50ohm的，直接连就行了[br]+3 RD币

lxb97409 · 发表于 2009-3-19 11:39:54

现在晶振用的MAXIM的DS4026,不知道有没有那位用过？一般晶振好像都要一个高阻的负载吧，用MAXIM或ADI的CLOCK DISTRIBUTION如何？

531A3 · 发表于 2009-3-19 12:22:15

为什么不能用功分器呢。。。

lxb97409 · 发表于 2009-3-19 16:24:16

用功分器的话，不能给晶振当负载吧

yulu2007 · 发表于 2009-3-19 22:36:31

xue xi xuexi

531A3 · 发表于 2009-3-20 12:37:18

为什么不能用功分器给晶振当负载呢？我现在的板子就是一个OCXO后面解一个三功分啊。[br]+1 RD币

pbsovereign · 发表于 2009-3-20 18:59:47

晶振一般接高阻，就用一般的走线一分四就行
但是要注意四个锁相环会有微波频率串过来，最好在每个路上串电阻或者无源滤波器以及如果不影响指标的话可以并合适的电容[br]+1 RD币

ribaiha · 发表于 2009-3-20 22:47:13

有几个需要考虑的地方
1 晶振的频率，较高频率超过100M可以考虑驱动芯片，较低的频率可以考虑3极管增加驱动能力
2 晶振的输出类型，TTL电平还是削峰正旋，TTL电平驱动能力强，削峰正旋的驱动能力较低
3 锁相环参考输入端的电阻，高阻还是50 ohm输入，电阻越小需要的驱动能力越强

各路参考的隔离需要考虑，驱动能力要求不高，电阻分是首选，其次是3极管其次，在其次为专门的驱动芯片（价格偏高）

专家们拍砖[br]+3 RD币

qiusihai · 发表于 2009-3-21 07:31:27

PLL参考输入一般是不会50Ohm的，直接连没有问题。
但是用OCXO的话，需要考虑一下。OCXO的负载一般为50Ohm，偏离这个值，幅度会有变化；有时候不能起振；
其他的晶振则随负载的增大幅度增大；但有个极限值，就像PA的非线性一样的。
push-pull效应吧。[br]+1 RD币

531A3 · 发表于 2009-3-21 09:44:59

楼上的都强人，问一下，什么叫“削峰正旋”？

lxb97409 · 发表于 2009-3-23 14:35:21

特别感谢楼上各位兄弟的解答，现在有这么一个问题：在其中两路输出上需要加低通，其输入、输出阻抗一般也就是50欧姆，所以导致参考电平很低，怎么办？想在低通后加三极管驱动一下，不知道相噪会有多大影响？

lilolshh · 发表于 2009-3-24 17:03:13

版主就是厉害佩服

ribaiha · 发表于 2009-3-25 23:27:22

以下是引用531A3在2009-3-21 9:44:59的发言：
楼上的都强人，问一下，什么叫“削峰正旋”？

削峰正旋是晶体自然振荡出来的波形，用示波器观察波形类似于正旋波，上升沿较陡峭，下降较缓

削峰正旋的晶振输出的幅度是在特定的负载下进行测试的，如10k Ohm||10pF，设计滤波器和驱动的时候要特别注意阻抗匹配，否则晶振负载较重的时候输出的幅度降低，甚至有肯能损坏器件[br]+1 RD币

ribaiha · 发表于 2009-3-25 23:40:00

以下是引用lxb97409在2009-3-23 14:35:21的发言：
特别感谢楼上各位兄弟的解答，现在有这么一个问题：在其中两路输出上需要加低通，其输入、输出阻抗一般也就是50欧姆，所以导致参考电平很低，怎么办？想在低通后加三极管驱动一下，不知道相噪会有多大影响？

需要明确一些为什么需要加低通？防止各个频率源的串绕还是谐波对其他电路的干扰？一般的应用都不要加的，锁相环本身的隔离已经很好了，加一个谐振LC选频网络也可以，晶振干扰其他电路可以在PCB布局布线的时候注意，一般都可以避免

滤波器设计可以进行不对称的设计，输入输出阻抗是可变的，不过滤波器的值很难实现，最高是用谐振选频网络实现
[br]+1 RD币

tiankai · 发表于 2009-3-26 09:26:33

我现在用的OCXO是LVTTL电平.直接接的确会出现问题,建议不要用.我用的是电阻功分,但是有个问题就是会把功率降低,看你的PD能否接受了.直接接的话
,即使某一时刻只用一个也有问题. 我个人也觉得用三极管是个不错的选择.还有就是用 ICS553_ICST吧,可以一分4还是5,记不清楚了.用OCXO肯定是相噪要求高,如果用运放降低了性能得不尝失.[br]+3 RD币

lxb97409 · 发表于 2009-3-26 10:11:31

回ribaiha 兄弟：加低通的原因是因为这个晶振在中频1点几G的板子上，前端还有两个KU频段收发的板子，也需要用这个晶振来提供参考，板子之间连接是用的一根同轴同时走10M参考和1点几G的中频信号，所以要加低通

		自动登录	找回密码
密码			注册

[讨论] 如何用一个晶振给多个锁相环当参考源？