TI USB 2.0 Board design and layout guidelines(中文).pdf

zzl99 · 发表于 2009-3-15 12:48:41

USB 2.0 Board design and layout guidelines

TI 网站上的，虽然写的有些问题值得讨论，但还是不错的。
对USB部分的设计有帮助。
中英文版的都在里面。
【文件名】:09315@52RD_TI USB PHY Layout and sch.rar
【格　式】:rar
【大　小】:1139K
【简　介】:
【目　录】:

first202 · 发表于 2009-3-21 22:12:03

谢谢楼主免费哦.........

witwitvizard · 发表于 2009-4-1 02:46:18

坚决支持与拥护免费贴

tioy20 · 发表于 2009-4-3 10:15:30

[em01][em01]

wwwbbb · 发表于 2009-4-4 09:55:22

支持免费感谢楼主[em01]

liaosm68 · 发表于 2009-4-14 15:19:13

[em08]

buick9323 · 发表于 2009-4-16 10:53:48

free is better。

SOPHYXYH · 发表于 2009-4-16 16:29:23

谢谢楼主[em08][em08][em08]

wokau · 发表于 2009-4-20 16:43:13

十分感谢！

enuo1985 · 发表于 2009-4-20 19:32:54

[em06]

lxy20022002 · 发表于 2009-4-22 00:22:59

谢谢楼主

study_001 · 发表于 2009-4-27 12:08:09

[em01]

john019 · 发表于 2009-5-10 09:36:16

本文档探讨了通用串行总线(USB)系统原理图设计的若干指导方针。
背景
在 USB 设计中，时钟频率提供了主要的信号源。USB 差分 DP/DM 对可工作于 480Mbps的高速模式，系
统时钟可工作于 12 MHz、48 MHz 及 60 MHz。由于 USB 电缆扮演了单极天线的角色，因此必须小心设计
以防止 RF 电流耦合至缆线上。
设计 USB 板载时，最关注的信号有：
器件接口信号：时钟及其他信号/数据，通过走线在器件与 PCB 之间传输。
缆线输入/输出供电：USB 连接器插槽的引脚 1(VBUS)可能被严重滤波，仅可通过低于 100 KHz的低频信
号。USB 插槽的引脚 4（模拟地）必须能够返还(return)数据传输期间的电流，且必须进行基本的滤波。
通过缆线、DP 及 DM 输出出的差分双铰线对信号：依据数据传输率的不同，这些器件的终端引脚上可
给出带 240MHz (高速)、6MHz (全速)、750kHz (低速)基频的信号。
外部晶振电路（器件终端引脚 XI 及 X0）：12MHz、19.2MHz、24MHz、48MHz 基频。如果使用外接
晶体作为参考时钟，强烈推荐采用 24MHz 及更高基频的晶振。
•
•
•
•
1
ZHCA059–2007 年 12 月
提交文档反馈
USB 2.0 板载设计及布线指南
目录
1 背景 1
2 USB 物理层(PHY)布线指南 2
3 静电放电(ESD) 8
4 参考文献 10

wangoo1 · 发表于 2009-7-12 08:47:05

谢谢楼主

feilong52 · 发表于 2009-9-12 13:58:18

thanks

M1096 · 发表于 2009-9-14 18:57:36

好东西，谢谢啦！

gyxyrzq · 发表于 2009-10-12 19:26:50

谢谢楼主免费哦.........
本文来自：我爱研发网(52RD.com) 详细出处：http://www.52rd.com/bbs/Detail_RD.BBS_152413_101_1_1.html

legendgao · 发表于 2009-10-14 16:35:49

[em05][em05][em05][em05][em05]

enly17 · 发表于 2009-10-15 10:56:23

[em08][em08]

medwyn · 发表于 2010-7-16 11:37:31

謝囉，來去看看。

		自动登录	找回密码
密码			注册

[资料] TI USB 2.0 Board design and layout guidelines(中文).pdf

谢谢楼主