Verilog HDL设计的要点

uvw

Verilog HDL设计的要点，有波形、实例，适合初学者
【文件名】:0936@52RD_Verilog HDL设计的要点.doc
【格　式】:doc
【大　小】:209K
【简　介】:
【目　录】:





复杂的数字逻辑系统的设计和验证，不但需要系统结构的知识和经验的积累，还需要了解更多的语法现象和掌握高级的Verilog HDL系统任务，以及与C语言模块接口的方法（即PLI），这些已超出的本书的范围。有兴趣的同学可以阅读Verilog语法参考资料和有关文献，自己学习，我们将在下一本书中介绍Verilog较高级的用法。