找回密码
 注册
搜索
查看: 1052|回复: 3

[FPGA资料] SoC 设计链中的可配置IP

[复制链接]
发表于 2009-1-13 18:46:51 | 显示全部楼层 |阅读模式
【文件名】:09113@52RD_SoC 设计链中的可配置IP .pdf
【格 式】:pdf
【大 小】:358K
【简 介】:
【目 录】:   随着IC   的生产成本持续上涨,消费类电子产品制造商不得不努力寻求多种方法以满足价格上

升的迫切要求同时提高自身的利润空间。这些方法中至关重要的一点就是采用可配置IP,借助其灵

活可变且可重复使用的平台来降低总的生产成本。这就需要一个芯片就能支持多个产品,而且各系

列芯片的生产通过一个基础设计就能完成,快速而价廉。使用可配置IP,公司就可以借用自身无法

拥有的第三方资源,以最经济实惠的方式获取前沿技术和解决方案。Improv  公司从事可配置DSP

IP  设计已达 10 年之久,成功地为不同的市场需求提供硅验证解决方案,帮助众多公司确立了技术

和上市时间方面的优势。

    可配置IP 要满足设计师和制造商的需求就必须能够最有效地融入SoC 设计链中。这也就意味

着该IP 至少应该满足以下几个要求:

    1. 拥有高效的软件开发方法

    2. 拥有高效的自动化验证方法

    3. 拥有高效的方法进行快速集成

    4. 在硬连线的成本和性能方面极具竞争优势

    5. 提供自动方法进行系列解决方案的配置




 楼主| 发表于 2009-1-14 22:26:21 | 显示全部楼层
顶一下!!!
点评回复

使用道具 举报

发表于 2009-7-15 16:07:17 | 显示全部楼层
看看,。。
点评回复

使用道具 举报

发表于 2010-4-29 14:15:58 | 显示全部楼层
谢谢分享
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-9-30 22:26 , Processed in 0.047169 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表