请教:为什么高阻抗的管脚不能悬空?

david2rd · 发表于 2008-12-30 16:27:58

有很多IC的引脚注明是高阻抗,不能悬空,必须接地或者接上拉电阻,以防止干扰.请问大家,这是从什么地方引入的干扰,具体是什么原理?该干扰有多严重? 请赐教!

david2rd · 发表于 2008-12-30 17:21:59

怎么没有人回复,自己顶

llzheng · 发表于 2008-12-31 12:44:04

怎么没有人回帖阿

ldz787912 · 发表于 2008-12-31 15:19:58

高阻抗，意味着很小的电流就能驱动，就是说输入阻很大。干扰信号具有大电压，小信号的特点（如一些辐射干扰），因此最好接个上拉或下拉。

ahwei · 发表于 2009-1-1 11:25:28

以下是引用david2rd在2008-12-30 16:27:58的发言：
有很多IC的引脚注明是高阻抗,不能悬空,必须接地或者接上拉电阻,以防止干扰.请问大家,这是从什么地方引入的干扰,具体是什么原理?该干扰有多严重? 请赐教!

对于输入级来说, CMOS管悬空, 会汇集电荷, 使输入级的cmos管出于开关不定态

reflecter · 发表于 2009-1-2 12:25:56

是不是可以如此理解，当干扰引入了哪怕是个微弱的电流，经过高阻抗，都可能构成个超过噪声容限的电平，从而可能干扰系统的正常运行

xzjsap · 发表于 2009-1-5 21:26:09

5，6楼说得很清楚！ IC 运作时，CMOS管悬空, 会汇集电荷, 使输入级的cmos管出于开关不定态即输出不知是高电平还是低点平，高阻抗脚
接地或者接上拉电阻（接高电平），使ic系统的可靠地[/COLOR]正常运行!

baoer · 发表于 2009-1-16 21:30:07

[em01][em01]

dojarwi · 发表于 2009-1-18 07:51:25

串入交流干扰信号，应该接地。

kaka_112 · 发表于 2009-1-18 15:57:13

根据U＝I×R，高阻抗的话，微小的电流就能够产生很大的电压。

alee_love · 发表于 2009-3-30 16:21:28

[em14][em14][em14]

james-tang · 发表于 2009-4-1 00:08:04

10楼的，我真的是佩服的五体投地啊[em01]，说的稍微深奥点

jeery · 发表于 2009-4-1 09:10:39

高阻抗悬空容易引起静电打坏IC

Omapman · 发表于 2009-4-1 11:39:53

10楼说的没错，有时候道理往往就这么简单

wangzhanling · 发表于 2009-4-8 14:16:15

学习中[em08][em08]

confident888 · 发表于 2009-4-8 21:53:03

支持一下！！谢谢!!!!

welconmezzl88 · 发表于 2010-12-20 17:01:25

高阻抗悬空，会使器件处于三态状态

jwcubxr · 发表于 2010-12-21 10:39:15

mos管输出高阻态悬空,容易集聚电荷,击穿mos管

indiyang · 发表于 2013-4-7 07:18:18

没有准确的逻辑可判断

xu3314334 · 发表于 2013-8-19 14:39:48

支持一下！！谢谢!!!!

		自动登录	找回密码
密码			注册

[讨论] 请教:为什么高阻抗的管脚不能悬空?