提一个关于PLL的问题

dxw09 · 发表于 2008-12-19 12:45:31

在fpga内部使用pll时,设置参数的时候把输入设置为20MHz,输出10MHz;如果实际输入的时钟不是20MHz,输出的频率会是多少呢?
请遇到过这种问题的朋友指点,多谢!

dxw09 · 发表于 2008-12-19 12:47:16

在fpga内部使用pll时,设置参数的时候把输入设置为20MHz,输出10MHz;如果实际输入的时钟不是20MHz,
输出的频率会是多少呢?

dxw09 · 发表于 2008-12-26 12:40:19

[em08]请大家帮忙

seagill5414 · 发表于 2008-12-29 11:33:41

你可以仿真一下嘛

seagill5414 · 发表于 2008-12-29 15:36:31

经仿真输出的结果是把输入2分频

panda1315 · 发表于 2009-4-7 21:19:21

应该成比例吧

		自动登录	找回密码
密码			注册

[讨论] 提一个关于PLL的问题