CPLD时序电路可靠性及抗干扰能力

sunlikui

对于CPLD时序电路设计，加入“输出映象寄存器”和“更新冗余查寻”是否可以得到优于PLC和单片机的可靠性及抗干扰能力？
那里可以找到一些简单的UML建模资料和提高CPLD时序电路可靠性及抗干扰措施的文章，请赐教。