设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › CPLD设计实例
返回列表 发新帖回复
查看: 1045|回复: 2

[FPGA资料] CPLD设计实例

[复制链接]
发表于 2008-11-9 17:46:25 | 显示全部楼层 |阅读模式
【文件名】:08119@52RD_CPLD设计实例.rar
【格　式】:rar
【大　小】:2754K
【简　介】:
【目　录】:


回复

使用道具 举报

 楼主| 发表于 2008-11-9 17:46:56 | 显示全部楼层
挺好的资料，
点评回复

使用道具 举报

发表于 2008-11-14 20:49:59 | 显示全部楼层

CPLD设计实例

我不需要MAX+plusII开发环境的资料，以后在主题中添加一点关键词就好了（避免盲目地浪费感情）。那里可以找到一些简单的UML建模资料和提高CPLD时序电路可靠性及抗干扰措施的文章，请赐教。对于CPLD时序电路设计，加入“输出映象寄存器”和“更新冗余查寻”是否可以得到优于PLC和单片机的可靠性及抗干扰能力？
点评回复

使用道具 举报

返回列表 发新帖 回复
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-9-30 14:28 , Processed in 0.045615 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表