verilog是做IC设计必须要掌握的

dazui · 发表于 2006-2-28 17:17:00

学verilog不光要学硬件语言的语法规则，还要学习如何用它来进行建模、仿真和综合，从基本语言结构开始，数据流、行为建模、高一些的要学双极和多级逻辑最优化、时序分析和最优、RTL综合，对，还有仿真等。自己看书好像提升比较困难。你需要下点功夫钻研，最好能有人指点一下，能配合着做点练习。如果真想学，不会有太大问题。

zesfl · 发表于 2006-3-1 23:01:00

不会verilog 会VHDL 做IC设计可以吗？ [em13]

zy2002 · 发表于 2006-3-8 15:15:00

会VHDL了，在学习Verilog很容易的

bigtobaby · 发表于 2006-4-7 16:18:00

在IC设计行业里,95%的设计人员使用verilog,所以建议热心于集成电路事业的兄弟们还是学verilog

silasoni · 发表于 2007-5-8 11:05:00

Verilog 不是 VHDL 意思吗

zqs5476 · 发表于 2007-5-11 12:36:00

5楼的兄弟，IC设计语言有两种。一种是VHDL，从ADA语言演化来的；另外一种是VerilogHDL，是从C语言演化来的。
楼主说的就是事实，否则很难成为优秀或者合格的IC设计工程师。

cooltohate · 发表于 2007-7-3 20:40:00

我正在学，不容易啊[em01]

spiritbuaa · 发表于 2007-7-4 14:47:00

haha[em01]

mzh42104 · 发表于 2007-7-4 15:02:00

正在学习，还请高手们多多指点迷津啊

wzd517 · 发表于 2007-7-22 08:48:00

还要好好学习Verilog HDL啊

yeloth · 发表于 2007-9-24 15:33:00

LZ所言极是。

一个人的战斗是非常痛苦的！

lanfenglv · 发表于 2007-9-24 19:51:00

楼上的兄弟说的

“一个人的战斗是非常痛苦的！”

，身有体会啊！

xindaxf · 发表于 2007-11-11 19:01:00

自已找个代码先在上面看和改，再自已写，这样很快就学会了。
首先数字电路基础要好，不能只学习语法规则。

Faquir · 发表于 2007-11-13 08:36:00

IC设计语言有两种。一种是VHDL，从ADA语言演化来的；另外一种是VerilogHDL，是从C语言演化来的

		自动登录	找回密码
密码			注册

[讨论] verilog是做IC设计必须要掌握的