请指点下什么是组合反馈回路

yangfan

请指点下什么是组合反馈回路，应该如何避免，最好举个例子，谢谢

binbin0620

组合反馈回路就是指经组合逻辑输出后，反馈到输入。。。组合反馈回路是PLD设计的大忌，因为它最容易产生毛刺，时序违规等引起系统的不稳定和不可靠，原因：
1:组合反馈环的逻辑功能完全依赖于其反馈环路上组合逻辑门延迟和布线延迟等，假如这些延迟有任何改变的化，则该组合反馈环单元的整个逻辑功能将彻底改变，而且改变后逻辑功能无法确定；
2：在时序分析中，组合反馈环是无穷循环的时序计算。综合，实现等EDA工具迫不得已一般必须主动割断其时序路径，以完成相应的时序计算，而不同的EDA工具对组合反馈环的处理方法各不相同，所以最终实现结果难确定。
如：一个D触发器输出后直接通过组合逻辑反馈到寄存器的异步复位端，如果Q=0时，经过组合逻辑运算后为异步复位端有效时，那么电路将进入不断清0的死循环。
避免措施：
反馈回路包含寄存器，这也是最有效的方法，记住一点：任何反馈回路都必须包含寄存器。。。

nicerain

楼上解释的很专业，看来是个高手

FPGA_ASIC

很简单，拿一个非门，输入接输出就是一个组合反馈电路