请教关于ｐｃｉ时钟线的布线

youying

在pci标准中规定时钟线须走2.5英寸，但在做主板时，系统时钟是由主板提供，主板上的33M晶振输出时钟经buffer后到pci桥的pclk和slot的pci clk脚，在这种情况下，布线该如何，是桥的时钟脚到slot的时钟脚间的连线控制在２.5英寸，还是时钟buffer的输出脚到slot的时钟脚间距为2.5英寸,或者不用考虑2.5英寸，只要保证时钟buffer到slot的距离和到桥的距离等长即可？？

Wally

这个问题困扰好久了，应该可以超过2.5 inch吧

hihewifdsf

very good, thank you very much!