请教连接器对总线信号的影响

lingling77 · 发表于 2008-7-16 13:09:25

我有一条50M的总线,速度不是太高.
问题在于,总线上挂的器件一半在母板,一半在子板.中间通过连接器相连.
由于是后来添加的功能,这组线上子母板上各有十几个过孔.
我在子母板总线的末端都加了匹配,但我不得不使用CMOS驱动,如果我只考虑匹配,末端肯定加60ohm电阻.或加120ohm电阻上下拉.但这样FPGA驱动能力又不够.
我发现单独母板或子板信号质量很好,即使末端电阻不匹配.
所以我想知道连接器附近是不是需要做处理提高信号质量.

wzi2438 · 发表于 2008-8-12 16:57:43

要处理的,如果不处理的话,阻抗不匹配的话,很容易产生过冲的,这样会导致EMI很大的.

tlmj206108 · 发表于 2009-8-8 16:43:47

需要提取连接器的S参数，使用hspice进行系统链路仿真。如果单板信号质量很好，但是链路质量不好的话，除了添加端接器件还可以调节芯片内部的预加重或去加重参数来优化信号。

Dandy_15 · 发表于 2009-8-10 08:07:58

听你这么一说，好像是驱动能力不够，线太长，想想怎么可以提高驱动能力以及匹配，可以想想用RC匹配试试！[em01][em01]

rui22 · 发表于 2009-11-25 19:12:02

以下是引用Dandy_15在2009-8-10 8:07:58的发言：
听你这么一说，好像是驱动能力不够，线太长，想想怎么可以提高驱动能力以及匹配，可以想想用RC匹配试试！[em01][em01]

		自动登录	找回密码
密码			注册