SOS, Ti Omap PCS band PCL19 PVT fail!!

janibo · 发表于 2006-2-14 23:57:00

换了Renesas的FEM后，在PCS band PCL14和PCL15时候出现了PVT fail大概3－4dB（其它band余量都是很大的，至少10dB以上吧 fail位置见图），但是这个用TTR和TTW是不能调节的，因为TTR和TTW只能调节16个Qbit（4个比特），而且能调节的4比特是在Ramp up过程中的，但我们以前用EPCOS的FEM没有出现过这个问题，这次layout完全是全新的。但用EPCOS FEM前其它几个项目layout都不一样，没有出现过着个问题。本人觉得是前向隔离的问题，各位高人有何看法？[upload=jpg]UploadFile/2006-2/06214@52RD_未命名.JPG[/upload]

bestdesign · 发表于 2006-2-15 08:38:00

好象是，PA的ADC信号受到干扰了，查你的ADC信号。是否你的TXON信号时序有问题？[br]+3 RD币

huajf0044 · 发表于 2006-2-15 08:52:00

我也觉得你的Tx_on打开的太早了或FEM的控制电平的时序有问题。

wishiloveu · 发表于 2006-2-15 10:49:00

同意楼上的，我也觉得是TX_ON打开早了

海大指南针 · 发表于 2006-2-15 13:21:00

FEM和ASM的隔离应该是差不多的，不会带来这么大的差别。如果你的PA没有更换供应商的话，问题的原因在layout上面。注意pa 输入输出线，logic控制走线，退耦，FEM的逻辑控制、退耦这些因素，应该能够解决问题。更换FEM=saw + asm很少带来时序上面的毛病。LZ解决问题后，别忘了通知大家一声。

bestdesign · 发表于 2006-2-16 08:35:00

试在PA——ADC的线上家个39P电容，有结果说一下。

hata_sang · 发表于 2006-2-16 13:51:00

请问你是用哪一家的PA，目前的PA时序是什么样的？TX_ON,FEM_ON?

janibo · 发表于 2006-2-20 00:35:00

谢谢大家关心，问题找到了，忘记上来交代一下了，是layout问题啦，有干扰作用于rita的VREG3,加电容滤波可以改善9dB左右，现在没有问题了，但是layout还要仔细看看！[em01][em02]

icecream · 发表于 2006-2-20 09:21:00

呵呵，海大版主真厉害。bestdesign也去申请版主把

janibo · 发表于 2006-2-20 22:17:00

Icecream, 是在Rita的VReg上面加加滤波，Vreg是Rita内部的regulator，是提供给内部的PLL，VCO等电路电源的！

janibo · 发表于 2006-2-20 22:21:00

用的是RFMD 3166,[em06]

		自动登录	找回密码
密码			注册

[讨论] SOS, Ti Omap PCS band PCL19 PVT fail!!

本帖子中包含更多资源