请教关于gpio，信号线等串联的小电阻的作用

yudehong · 发表于 2008-5-13 11:13:51

看原理图时，经常看到串一些小电阻，如22欧姆，但是也不是一定串。同样场合有的串，有的不串。请哪位高人指点一下吧：）

zdbz · 发表于 2008-5-13 14:04:00

如果是高速信号线上串小电阻，那就应该是终端阻抗匹配。
如果是GPIO口上串了小电阻，很可能是抗小能量电压脉冲的。
简单的例子：一个串口通讯的提示信号，当接上串口时，因为瞬间的插拔产生了一个很窄的电压脉冲，如果这个脉冲直接打到GPIO口，很可能打坏芯片，但是串了一个小电阻，很容易把能力给消耗掉。
如果脉冲是5mA 5.1V，那么过了30ohm后就是5v左右了。。。。。

ly8211 · 发表于 2008-5-13 14:20:33

增加边沿时间，减少EMI

yudehong · 发表于 2008-5-13 14:20:59

谢谢你的讲解，看来是抗窄脉冲的。

能再细解释一下。
高速信号线频率要到多少才算高速呢？

zdbz · 发表于 2008-5-14 10:29:01

严格来讲，当高速电路中，信号在传输介质上的传输时间大于信号上升沿或者下降沿的1/4时，该传输介质就需要阻抗匹配。
一般当PCB走线的长度大于其传输信号的波长的1/10时，我们就就需要考虑阻抗匹配。
100MHz以上的高速数字电路就可以考虑阻抗匹配了

truexiaobao · 发表于 2008-5-14 13:29:31

讲的好学习了顶

nino61 · 发表于 2008-5-14 14:05:02

哇，学习5楼的哥们了[em08]

wuqing0625 · 发表于 2008-6-2 18:03:46

多謝！！！

shuiruobing · 发表于 2008-6-24 04:59:12

[em01][em03][em04][em05][em05][em06][em10]

monuyee · 发表于 2008-6-24 14:55:13

学习了！[em14]

jisuanji20 · 发表于 2008-7-25 16:36:40

每天都受教真是好感动啊!

huoying86 · 发表于 2008-7-31 09:14:00

谢谢各位，小弟学习了~~~~~o(∩_∩)o...

jisuanji20 · 发表于 2008-7-31 10:53:16

主要是基于阻抗匹配方面的考虑,以达到时序统一,延迟时间,走线电容等不会超过范围!原因在于LAYOUT时可能走线方面不是很匹配!

liuyahui · 发表于 2008-8-2 13:32:32

[em05][em05]

reflecter · 发表于 2008-8-2 14:01:27

受教于5#了[em01]

shuiruobing · 发表于 2008-8-5 04:06:04

阻抗匹配信号的传输速率大于信号上升的1/4时就需要阻抗防止电压脉冲对芯片的影响！

mrwyn · 发表于 2008-8-5 17:18:20

关键还是阻抗匹配的作用，串联小欧姆电阻，抵消第一次反射

wanshi222 · 发表于 2008-8-12 22:05:32

再高速信号重经常可以看到再信号线重串小电阻，请问再LAYOUT时应该把它放在CPU端还是放在信号的终端好些呢？看到过一些centrality GPS公版方案中是放在CPU端，但也看到其他的原理图是放在信号的终端，请求理论支持！

wanshi222 · 发表于 2008-8-12 22:15:24

在高速信号线上，经常看到串了个小电阻，在LAYOUT时，应该将此电阻放在信号的源端（CPU端）还是信号的终端啊？看到过centrality GPS公版方案，是放在源端的，但也看到一些电路是放在终端的，请版主指点下，给点理论支持！

burgstone · 发表于 2009-7-24 11:26:25

[em05][em05][em05][em05]

		自动登录	找回密码
密码			注册

[讨论] 请教关于gpio，信号线等串联的小电阻的作用