VIRTEX-4评估板的I2C上拉电阻问题

vvzmvv · 发表于 2008-3-5 00:58:20

hi there,
我现在在用VIRTEX-4的评估板ML402，现在要用到I2C BUS，这两条线是从FPGA连到了expension connector J3 的两个管脚上，手册里面说道了需要加上拉电阻，我想问问大家，有没有办法在FPGA内部那这两个IO配置成有上拉电阻呢？　因为对我的设计而言，只是一主一从的I2C总线，如果能在FPGA内部完成就最好不过了，谢谢啦！

qingfengyang · 发表于 2008-3-7 22:21:10

上下拉电阻的大小一般是由I2C设备的容性大小决定的，而FPGA内部的上下拉阻值一般是固定的，能不能满足需求就看I2C设备的容性和FPGA的上下拉电阻的大小了，个人意见，仅供参考。

mouse2002 · 发表于 2009-8-18 11:31:05

[em04][em04]

		自动登录	找回密码
密码			注册

[讨论] VIRTEX-4评估板的I2C上拉电阻问题