射頻積體電路之靜電放電防護設計

535749

射頻積體電路之靜電放電防護設計
【文件名】:06125@52RD_LCTank_TESDA_Jun_1135166518.pdf
【格　式】:pdf
【大　小】:1379K
【简　介】:
【目　录】:



篇論文利用阻抗隔絕技術來設計射頻積體電路之靜電放電防護電路。利用電感電容槽(LC-tank)共振在所選定之工作頻率，靜電放電防護元件在低雜訊放大器(low noise amplifier, LNA)的射頻輸入點所造成的阻抗(主要為寄生電容)可以被阻隔。因此，射頻低雜訊放大器可以成功地與本論文所提出的阻抗隔絕技術共同設計，以達成同時擁有優異射頻性能與高靜電放電耐受度的目標。本論文量測應用阻抗隔絕技術的靜電放電防護電路之功率增益(power gain, S21)與雜訊指數(noise figure, NF)，並與傳統使用雙二極體的靜電放電防護架構進行比較。應用此阻抗隔絕技術進行靜電放電防護設計之低雜訊放大器已實作於0.25微米金氧半製程。此阻抗隔絕技術可有效地改善5.2-GHz低雜訊放大器之人體放電模式(human-body-model, HBM)靜電放電耐受度，使其達到五千伏特，並使機械放電模式(machine-model, MM)提升至三百伏特。此阻抗隔絕技術在更高的射頻工作頻段中，將具有更佳的靜電放電防護效用。