求教：关于ＰＬＬ电路设计

cekong · 发表于 2006-1-24 14:42:00

我设计了一个ＰＬＬ电路，工作频率为７０——１２０ＭＨz
锁相环ＩＣ为ＬＭＸ１５１１，时钟为１２.８ＭＨz有源温补晶体
在不接ＭＣＵ调试硬件电路时有很明显的噪音
我将锁相环的参考频率源输入对地短路噪音消失
请问是锁相环ＩＣ通过电源带进的干扰吗？
还是在锁相环没有接受到ＭＣＵ的控制信号造成的干扰啊？
请大家帮忙指点指点
菜鸟初碰射频，各位大哥给指点指点

风 · 发表于 2006-1-26 11:35:00

最好加上原理图,看的有点不明白,我们着的VCO外加电源是要滤波的,不知道你的是怎样的,我们做的是2G的

mwdiy · 发表于 2006-1-30 00:41:00

做好VCO电源滤波，12.8*6=76.8MHz有影响么

小学生 · 发表于 2006-2-4 10:07:00

VCO 的去藕是否做好；温补晶振的信号质量是否合适！再者请告知，你的N选的是多少！〉

		自动登录	找回密码
密码			注册

[讨论] 求教：关于ＰＬＬ电路设计