请教各位高手一个关于assura的LVS的问题

dengy · 发表于 2008-1-18 20:33:36

我在设计电路的时候采用的电感是自己画的电感，这样造成schematic中没有对应的器件，从而在做LVS时，总是要出错，不能正常完成，请给为大虾指点一下应该怎么做，或者怎么在cadence中自己建一个器件使schematic与layout相互联系起来！

lhg198313 · 发表于 2008-1-27 11:41:34

那难度很大了吧,这要跟FAB联系,FAB不提供原理图的library,LVS怎么能通过呢?即使你自己添加了又有什么用?!

stevenzz100 · 发表于 2008-2-26 15:56:38

一个很简便的方法是：
把电感放在外边，这样做LVS时就没有电感的事情了。

dpx4086 · 发表于 2008-3-12 20:42:18

<DIV class=quote><B>以下是引用<i>stevenzz100</i>在2008-2-26 15:56:38的发言：</B>
一个很简便的方法是：
把电感放在外边，这样做LVS时就没有电感的事情了。
</DIV><p>

		自动登录	找回密码
密码			注册

[讨论] 请教各位高手一个关于assura的LVS的问题