设为首页收藏本站

52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › 问一个关于CPLD时钟管脚问题

返回列表发新帖回复

查看: 801|回复: 1

[讨论] 问一个关于CPLD时钟管脚问题

发表于 2007-12-20 16:26:03 | 显示全部楼层 |阅读模式

请问CPLD高人：
CPLD是不是一定要从指令的管脚输入时钟信号啊？

另外，可否自己在内部将此时钟四分频（将100MHz CLK 分为25M的 IN_CLK），
然后内部时序电路改由这个IN_CLK同步触发可以吗？

回复

使用道具举报

发表于 2007-12-23 14:52:52 | 显示全部楼层

可以分频使用

点评回复 

使用道具举报

返回列表发新帖回复

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-24 11:29 , Processed in 0.044727 second(s), 16 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表