在FPGA中如何实现超低抖动的时钟源?

yhhhs · 发表于 2007-12-17 00:38:31

时钟工作频率是200kHz.请高手指教!

safin_yuan · 发表于 2007-12-29 06:50:39

1.你可以使用全局时钟；
2.IBUF+DCM+BUFG

a5868 · 发表于 2008-2-18 17:01:43

200k的话,楼上的方案有困难,DCM有最小的输入频率限制,12MHZ还是20mhz我记得不是很清楚了.
楼主需要说明超小抖动的范围,200k频率很慢,一般要求的话IBUF足够了!

		自动登录	找回密码
密码			注册

[讨论] 在FPGA中如何实现超低抖动的时钟源?