高速电路设计中的信号完整性研究

rousong · 发表于 2007-12-8 20:57:54

【文件名】:07128@52RD_高速电路设计中的信号完整性研究.PDF
【格　式】:pdf
【大　小】:184K
【简　介】:电子科技大学的一篇论文
【目　录】:摘　要:通过对高速电路特点的介绍,讨论了高速电路中影响信号完整性的因素。针对这些问题,提
出了解决措施。最后介绍了Mentor 公司的Board Station 在高速电路设计中的应用。
关键词:高速电路;信号完整性; IBIS 模型; 仿真

[em14]

rousong · 发表于 2007-12-14 17:35:26

[em01]

rousong · 发表于 2007-12-28 16:48:39

[em01]

		自动登录	找回密码
密码			注册

[资料] 高速电路设计中的信号完整性研究

本帖子中包含更多资源