经典的HDL语言教程（用VHDL和Verilog同时讲述）

kevinz · 发表于 2007-12-2 19:55:46

书名：HDL chip design
本书的特点是自始至终都用VHDL和verilog同时讲述。
对综合的约束和时序分析都有深入的探讨，相对于国内的一些教程
仅仅就VHDL和verilog本身进行讲述，本书深入探讨ASIC和FPGA
实际设计时面临的问题，不失为一本好书。

【文件名】:07122@52RD_HDLChip Design.part01.rar
【格　式】:rar
【大　小】:3857K
【简　介】:
【目　录】:
[UseMoney=1]

[此贴子已经被作者于2007-12-2 20:26:11编辑过]

kevinz · 发表于 2007-12-2 20:04:56

【文件名】:07122@52RD_HDLChip Design.part06.rar
【格　式】:rar
【大　小】:3857K
【简　介】:
【目　录】:

weiblue · 发表于 2007-12-4 22:50:30

洋文？？？
那么多咋整哦浪费了

yyxl · 发表于 2009-5-26 20:15:38

[em02][em01][em01][em01][em01][em01]

nic8862000 · 发表于 2009-7-22 11:28:52

真有这么好？[em01]

alphasyc · 发表于 2016-4-5 20:17:12

[em01]

		自动登录	找回密码
密码			注册

[FPGA资料] 经典的HDL语言教程（用VHDL和Verilog同时讲述）

本帖子中包含更多资源

续

本帖子中包含更多资源