公司的一个VHDL关于reset寄存器方面的书写规范

buaajw

我好久不写代码了，下面如有语法错误就不要挑剔了，重点看意思。
proc(clk)
begin
if rising edge (clk)
      begin
          a<=b;
          c<=a;
      end
      if rst==0
           begin
               a<=0;
               c<=0;
           end
      endif
endif
end proc
大家觉得这样写法有什么好处吗？

buaajw

为何没有人回复，自己顶一下。说这样可以节省一部分组合逻辑，其实C作为中间的一级寄存，没有必要存在复位电路。但是问题在于，这种语法为何能综合成这样呢？高手能否指点一下？