主動被動式節電技術相助 多核心元件功率管理再升級

Tiborlee

由於頻率和電壓高低通常密不可分，頻率越高則所需的驅動電壓也越高，因此一般通常以動態電壓與頻率比例(Dynamic Voltage and Frequency Scaling, DVFS)代表此一觀念。亦即當系統負載低時，頻率就會降低，因而電壓也可以降低。但是這種手法只能達到某種程度的功率節約效果，並使負載變動時的反應時間變慢、同時也需要更複雜的系統/線路板解決方案，才能經常性地調節功率和頻率。
單晶片系統和特別是多重核心元件，都擁有可完全開啟或關閉部分元件運作能力的優點，因此可藉以因應系統負載的變化。由於此一動作是在元件內部完成，因此不須要借助複雜的外部線路。然而，開關元件內的某些區塊往往十分耗時，因此以往這種手法並不受青睞，但現在情況不同。
在新一代的高階多重核心元件當中，半導體業者引進狀態保留功率閘控(State-Retention Power Gating, SRPG)。當電源關閉時，不再將區塊狀態儲存在外部記憶體，而是改以各別的反轉開關(Flip-flop)儲存自身狀態。這樣一來，不論是整組核心、還是核心的一部分、或是其他功能區塊，都可藉此隨意經常開關。因此造就全新而且經濟的運作觀念，也就是核心只有在需要時才運作，因此也只有需要的執行單元會啟動。
本文將概述現代高階功率管理功能，以及其與製程技術及元件設計的關係。文中也會說明如何透過SRPG及元件負載層級認知之類的單晶片系統技術自動開關核心，以便改良新一代的多重核心元件。

▽恅璃靡▼:13127@52RD_主動被動式節電技術相助  多核心元件功率管理再升級.pdf
▽跡﹛宒▼:pdf
▽湮﹛苤▼:415K
▽潠﹛賡▼:
▽醴﹛翹▼:



[em01][em01][em01][em01][em01]