Qualcomm QSC1110

begonia99

请教,在用QSC1110在开发CDMA手机的朋友:

对该平台的评价如何?

阿龙

芯片集成性很高，面积太小，在layout方面是个很大的挑战，如果想使用全面的功能，不得不采用2阶laser孔，造价比较高

zhangziying

UI难看的要命

yyy801208

1．信号完整性（Signal Integrity）
信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的
时候具有所必需达到的电压电平数值。
2．传输线（Transmission Line）
传输线是一个网络（导线），并且它的电流返回到地或电源。
3．特性阻抗（Characteristic Impedance）
组成信号传输回路的两个导体之间存在分布电感和分布电容，当信号沿该导体传输
时，信号的跃变电压（V）和跃变电流（I）的比值称为特性阻抗（Z0），即Z0=V/I。
4．反射（Reflection）
反射就是在传输线上的回波。信号功率（电压和电流）的一部分传输到线上并达到负
载处，但是有一部分被反射了。如果源端与负载端具有相同的阻抗，反射就不会发生。
5．串扰（Crosstalk）
串扰是两条信号线之间的耦合。信号线之间的互感和互容引起线上的噪声。容性耦合
引发耦合电流，而感性耦合引发耦合电压。
6．过冲（Overshoot）
过冲就是第一个峰值或谷值超过设定电压。对于上升沿是指最高电压，而对于下降沿
是指最低电压。过分的过冲能够引起保护二极管工作，导致过早地失效。
7．下冲（Undershoot）
下冲是指下一个谷值或峰值。过分的下冲能够引起假的时钟或数据错误（误操作）。
8．电路延迟
指信号在器件内传输所需的时间（Tpd） 。例如，TTL的电路延迟在3 ~ 20nS 范围。
9．边沿时间
器件输出状态从逻辑低电平跃变到高电平所需要的时间（信号波形的10~90%），通常
表示为上升沿（Tr）。器件输出状态从逻辑高电平下降到低电平所需要的时间（信号波形
的90~10%），通常表示为下降沿（Tf）。
10．占空比偏斜
信号传输过程中，从低电平到高电平的转换时间与从高电平到低电平的转换时间之间
的差别，称为占空比偏斜。TTL和CMOS信号的占空比偏斜问题较为突出，主要是因为其
输出的上升沿和下降沿延迟不同。
11．输出到输出偏斜
同一器件不同输出引脚之间的信号延迟差别，称为输出到输出偏斜。
12．器件到器件偏斜
由于制造工艺和使用环境的变化，造成的不同器件对应引脚之间的信号延迟差别，称
为器件到器件偏斜。通常，器件之间的偏差远大于其他类型的偏斜。
13．动态偏斜
主要是指由于温度变化、地或电源噪声造成阀值电平随时间漂移，从而产生信号延迟的变
化。
本文来自：我爱研发网(52RD.com) 详细出处：http://www.52rd.com/bbs/dispbbs.asp?boardid=24&id=165201&star=1#261282

alphasyc99

[em13][em13]

tzp1234

前期的PM问题比较大。

ygrdxw

很多赚RD B的人啊[em01]

z9zgg2hiyt

PM部分存在bug

z9zgg2hiyt

芯片集成性很高，面积太小，在layout方面是个很大的挑战，如果想使用全面的功能，不得不采用2阶laser孔，造价比较高
--------------------呵呵，现在全功能6层一阶已经实现了！

zhangziying

比QSC1100要好的多。

feng8816981

QSC1110俺有现货。809178328

feng8816981

qq联系我哦

hjh274919629

高通QSC1110,公司原装现货 20K。有需要的可以联系我，我们公司专业做高通芯片的供应，对这些资料方面的。大家可以互相交流下，hzh@edaltech.com

谁有QSC1110这款规格书

谁有QSC 1110这款芯片的规格书，我们计划考虑使用这款芯片做儿童手表，有可以分享一下