关于DDR的建立和保持时间

ding3211 · 发表于 2008-8-22 14:44:38

Jedec规范上的时序和波形参数，tDS是相对于DQS有效边沿的建立时间，tDH是相对于DQS有效边沿的保持时间，tDS相对于DQ的AC参数，tDH则相对于DQ的DC参数，不过为了测试方面的方便性，我们都可以用AC参数来定义tDS和tDH。

那位兄台知道tDS为什么相对于DQ的AC参数而tDH则相对于DQ的DC参数吗？多谢。

wjdai · 发表于 2008-8-27 14:28:46

与输入buffer的特性有关系，针对于DDR/DDR2接口，都会有一个Vref的参考电压。输入电平与vref构成一个比较器，这个比较器的输出则是内部逻辑电平。由于比较器涉及到一个内部电荷的积累，然后才有输出。因此需要定义一个电平来满足此电荷积累的条件。这样产生了AC。目前可以通过数据手册来看，数据手册上都明确给出了测试条件在1V/ns条件下定义时序关系。如果在实际设计中，低于或者高于这个斜率都是需要做derating的。对于保持时间，也是和这个比较器的特性相关的。如果有空，可以看看比较器的介绍

kkwd · 发表于 2008-8-29 09:28:15

最近在看DDR2的资料，一直没搞明白derating，请问楼上的大侠，这个derating table如何使用啊？
是我们测试slew rate 如果不是1V/ns就加上derating的delta值？这个delta值写到DDR控制器里面么？
多谢指点[em01]

ding3211 · 发表于 2008-9-3 00:02:34

谢谢,在另外一个论坛得到版主的细心回答,也贴过来让大家都参考下
这个定义来自JEDEC的SSTL规范。

tDS是以数据从前一状态变化为当前状态的时刻开始算起，对应于状态变化过程，要确保电平已变化到规定电平，所以以更为严格的AC参数作为参考；

tDH是是数据从稳定到状态转换的时间，对应于电平稳定的过程，而电平一旦建立后，发生状态转换的门限电压值（即DC定义值）比AC要低，所以以DC参数作为参考。

robin1008 · 发表于 2009-5-16 08:31:08

没有研究过这方面-[em13]

cat2duck · 发表于 2009-6-2 22:26:00

恩是的要加上

gaopan · 发表于 2010-12-23 11:24:27

学习下.......

zhonghongyao888 · 发表于 2013-8-25 16:37:41

好像都是jedec协议规定的，协议说怎么做，我们就怎么做。

		自动登录	找回密码
密码			注册