求教：关于CMOS运放的线性度

Hoff · 发表于 2007-9-29 23:28:12

我在对一个两级单端输出CMOS运放的线性度进行仿真的时候，发现随着输入信号幅度的增大，它的总谐波失真THD反而是逐渐变好的，（仿真时接成了＋1的跟随器，输入信号的幅度限制在正常输出摆幅之内），但是我觉得按照非线性级数表达式，在输入信号加大的时候，高阶项应该变得更显著啊。请各位大侠指教一下，谢谢！

yora · 发表于 2007-9-30 08:58:40

如果你是把2、3、4、5次谐波相加的话，是有可能抵消的。。

Hoff · 发表于 2007-9-30 23:02:44

THD把谐波相加不是功率相加吗？

		自动登录	找回密码
密码			注册

[讨论] 求教：关于CMOS运放的线性度