PLL问题请教！

lanneret · 发表于 2006-1-4 09:31:00

谁知道PLL环路滤波带宽的定义？
它的取值与鉴相频率有什么关系？

caojp1977 · 发表于 2006-1-4 13:36:00

环路滤波带宽，顾名思义，就是锁相环环路滤波器的3dB带宽。通常取鉴相频率的1/10~1/100，具体问题具体分析，要看锁定时间要求，带内和带外相位噪声要求。。。等等[br]+3 RD币

wxcwys · 发表于 2006-1-17 12:30:00

环路滤波带宽就是3dB带宽,但是鉴相频率与锁相环的捕捉带有关.如果锁相环采用有源比例积分滤波器的话,理论上输入固有频差(就是输入频率和压控震荡器的中心频率之差)可以是无穷;所以决定作用可能就是压控震荡的线性动态范围了.[br]+3 RD币

小学生 · 发表于 2006-1-17 19:40:00

<DIV class=quote>以下是引用caojp1977在2006-1-4 13:36:49的发言：
环路滤波带宽，顾名思义，就是锁相环环路滤波器的3dB带宽。通常取鉴相频率的1/10~1/100，具体问题具体分析，要看锁定时间要求，带内和带外相位噪声要求。。。等等

+3 RD币</DIV>

实际的设计中，为了得到纯净的普信号，在不关心锁定时间的条件下，环路可以选的很窄！[br]+3 RD币

gnaw2005 · 发表于 2006-1-19 09:25:00

哈哈，受益匪浅！

neil1981 · 发表于 2006-7-8 09:21:00

好象对于环路带宽有好多种解释啊
有的说是闭合环路的3db带宽或自然谐振频率
有的说是开环路的截至频率.
不知道对不对

meizhou_ren · 发表于 2006-7-8 14:19:00

锁相环（Phase Lock Loop）是一个闭环的相位负反馈控制系统，它由相位检波器（Phase Detector,亦称鉴相器），低通滤波器（Low Pass Filter，又称环路滤波器）和压控振荡器（Voltage Controlled Oscillator,简称VCO）三个基本部件组成。电路的捕获带宽定义为环路能通过捕获过程而进入锁定状态所允许的最大固有频差。
[br]+3 RD币

meizhou_ren · 发表于 2006-7-8 14:25:00

环路滤波器的作用是抑制鉴相器输出电压中的载频分量和高频噪声，降低由VCO控制电压的不纯而引起的寄生输出。[br]+3 RD币

whongchuan · 发表于 2006-10-11 18:34:00

一般选取鉴相频率的1/10。太宽相噪会差，太窄相位裕量可能不足，环路不稳定。

zw_totti · 发表于 2006-10-11 21:06:00

鉴相频率与环路带宽有一定的关系,但不是必然的关系,通常鉴相频率越高,环路带宽可以做的很宽,根据系统的需要,为了获得短的锁定时间,通常提高鉴相频率,增加环路带宽,但PLL输出带外相噪恶化;
另外,本人认为目前现有的鉴相器均为鉴频鉴相器,所以不存在捕捉带和同步带的说法.

LIUERHU · 发表于 2006-10-26 17:23:00

zw_totti，鉴频鉴相器不存在捕捉带和同步带的说法，我也同意。但很少看到有关数字锁相环路的分析和解释。能推荐些书籍嘛？

lxb97409 · 发表于 2006-10-26 22:09:00

有意思，顶一下！

top_one · 发表于 2006-10-29 10:28:00

都是高手，我要加油了

		自动登录	找回密码
密码			注册

[讨论] PLL问题请教！