请教:带宽为0.9-2.2G的lna设计

wwm101

各位大侠!有没有人设计过大的带宽的lna
能不能指导下
要是要什么结构.
谢谢

saltyfish

查查IEEE的论文吧，你会发现很多3G-11.6G的CMOS LNA。大致的结构如下：
1。窄带设计方法
一个宽带的输入匹配+Low-Q Inductor Peaking
2。宽带设计方法
- Inductor-less approach
- 反馈（电阻，电感）
- Transformer

推荐五月份JSSC Michael Reihai用transformer实现的论文。

baihua1127

It's an old topic....
Noise matching is probably an improvement within your system though.

wwm101

<DIV class=quote><B>以下是引用<I>saltyfish</I>在2007-9-5 4:09:07的发言：</B>
查查IEEE的论文吧，你会发现很多3G-11.6G的CMOS LNA。大致的结构如下：
1。窄带设计方法
一个宽带的输入匹配+Low-Q Inductor Peaking
2。宽带设计方法
- Inductor-less approach
- 反馈（电阻，电感）
- Transformer

推荐五月份JSSC Michael Reihai用transformer实现的论文。</DIV>




但在0.9-2.2这波段了好像非常少啊
而且上面的很多基本上是有频率中心了

favour

个人看法：

难度在于match。

估计得采用电阻反馈的形式，不过Noise figure会比较高，增加噪声消除功能！

用Gate输入电流会比较大，noise figure相对小些，用soure端输入，电流会小些，但NF会大些！

wwm101

<DIV class=quote><B>以下是引用<I>favour</I>在2007-9-16 21:12:53的发言：</B>
个人看法：

难度在于match。

估计得采用电阻反馈的形式，不过Noise figure会比较高，增加噪声消除功能！

用Gate输入电流会比较大，noise figure相对小些，用soure端输入，电流会小些，但NF会大些！

</DIV>


发现匹配的问题难道家了
要么不匹配要么没有增益
彻底崩溃