高速电路串扰分析

ttdepend

【文件名】:07828@52RD_高速电路串扰分析.pdf
【格　式】:pdf
【大　小】:465K
【简　介】:
【目　录】:高速电路信号完整性分析
    北理工 于波

xiaoyu1012

[em01]

hunter007

fuck,花钱都不能下

john019

高速电子线路的信号完整性设计（三）
北京理工大学电子工程系 于波
5 、串扰分析
当今飞速发展的电子设计领域，高速化和小型化已经成为一种趋势。如何在缩小电子系统体积的
同时，保持并提高系统的速度与性能成为摆在设计者面前的一个重要课题。信号频率变高，边沿变
陡，印刷电路板的尺寸变小，布线密度加大等都使得串扰越来越成为一个值得注意的问题。而随着电
子工程师不断把设计推向技术与工艺的极限，串扰分析变得越来越重要。本节讨论的串扰问题是高
速、高密度电路设计中需要重点考虑的问题，下面的仿真结果均是使用Mentor Graphics公司的
Interconnect Synthesis（IS）软件完成的。
5.1、串扰的基本概念
串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。
过大的串扰可能引起电路的误触发，导致系统无法正常工作。
串扰是由电磁耦合形成的，耦合分为容性耦合和感性耦合两种。容性耦合是由于干扰源
（Aggressor）上的电压变化在被干扰对象（Victim）上引起感应电流从而导致的电磁干扰，而感性耦
合则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。因
此，信号在通过一导体时会在相邻的导体上引起两类不同的噪声信号：容性耦合信号与感性耦合信
号。
5.2、几种.........