请教LDO或者MPU的Enable脚悬空的后果

applewn · 发表于 2007-8-15 14:40:42

如果LDO的EN或者MPU上某个LDO的EN悬空会导致Leakage电流吗？（电源加上了）
再问：电压可选的LDO，Vsel高低不同可选择不同的输出电压，如果该pin悬空会导致leakage电流吗？（EN 和电源都有连接）

请高手指点

hahahale · 发表于 2007-8-16 17:53:59

要看你那颗IC的datasheet，上面应该有提到。

ttdepend · 发表于 2007-9-1 18:29:42

不管加不加EN,都会有Iq电流泄漏地,不过为uA级.

applewn · 发表于 2007-9-5 14:25:16

leakage电流肯定是有的
主要是在两种情况，leakage电流有很大差异吗？如果有，是不是芯片本身的设计有问题呢

jamesbond · 发表于 2007-9-6 23:19:00

输入PIN避免浮空

如果逻辑器件的输入PIN则需要接VCC或GND（具体以静态电流最小为设计准则）。

浮空的输入PIN，即使该模块并未连接使用，但是容易受干扰状态频繁翻转而使供耗增加

输出PIN可以NC
MCU的GPIO如果不用应配置为输出，配置为输出时，可以NC而不影响其IO状态与background current

liangq · 发表于 2007-9-11 12:32:58

<DIV class=quote><B>以下是引用<I>jamesbond</I>在2007-9-6 23:19:00的发言：</B>
输入PIN避免浮空

如果逻辑器件的输入PIN则需要接VCC或GND（具体以静态电流最小为设计准则）。

浮空的输入PIN，即使该模块并未连接使用，但是容易受干扰状态频繁翻转而使供耗增加

输出PIN可以NC
MCU的GPIO如果不用应配置为输出，配置为输出时，可以NC而不影响其IO状态与background current</DIV>

回答的很充分。

		自动登录	找回密码
密码			注册

[讨论] 请教LDO或者MPU的Enable脚悬空的后果